Tại buổi họp báo HPC-AI Advisory Council UK vừa rồi, AMD đã hé lộ một số chi tiết về kiến trúc Zen 3 và Zen 4 cùng với lộ trình chứa thông tin về các mốc thời gian (timeline) cũng như thông số của chip EPYC Milan và Genoa dành cho các trung tâm dữ liệu (data center).
Theo như lộ trình được AMD công bố thì chip Milan (Zen 3) sẽ được đưa vào sản xuất trong quý III/2020.
Chip Milan sẽ sử dụng tiến trình 7nm+, một phiên bản refresh của 7nm với hiệu năng cao hơn. Chip cũng có số nhân tối đa lên đến 64 nhân (128 luồng) và sử dụng socket SP3 giống như chip Rome, nghĩa là nó sẽ tương thích ngược với những nền tảng hiện có. Chip Milan cũng sẽ hỗ trợ tối đa 8 kênh DDR4 và PCIe 4.0, với mức TDP từ 120W đến 225W.
Tuy chip Milan cũng sử dụng cấu trúc gồm có 9 die giống như Rome, AMD cho biết họ đã có những chỉnh sửa quan trọng đối với bộ nhớ đệm (cache). Điều này đồng nghĩa với việc chip Milan sẽ được cải thiện về mặt IPC (Instruction per Cycle) và độ trễ (latency).
Hiện tại, AMD chia các chiplet ra thành hai tổ hợp nhân Core Compute Complexes (CCX), với mỗi tổ hợp chứa 4 nhân cùng bộ nhớ đệm L3 16MB. Với Milan, AMD đã nâng con số này lên 8 nhân cho mỗi tổ hợp cùng với bộ nhớ đệm L3 32MB, giúp cải thiện độ trễ.
Thế hệ tiếp nối Milan sẽ là Genoa và hiện đang trong giai đoạn “định hình”. Chip Genoa sẽ sử dụng socket SP5 mới và ra mắt vào năm 2021. AMD tiết lộ rằng Genoa sẽ sử dụng “RAM mới” (có thể là DDR5).
Về phía đội xanh, Intel cũng đã có kế hoạch đáp trả với chip Sapphire Rapids dự kiến ra mắt vào quý I/2021, hỗ trợ RAM DDR5 8 kênh và PCIe 5.0.
Nguồn: tom’s HARDWARE