Kết nối Ring Bus 2 chiều khiến AMD gặp khó khăn trong việc nhồi thêm nhân CPU. Giải pháp trong tương lai có thể là Mesh.
Theo trang AnandTech, CCD (compute complex die) của AMD “Zen 3” có thể bị hạn chế số nhân do cách mà các thành phần trên die liên kết với nhau. Cụ thể hơn, CCD AMD “Zen 3” dùng Ring Bus 2 chiều (bi-directional) để kết nối 8 nhân CPU với bộ nhớ đệm L3 32MB và các thành phần quan trọng khác trên CCD.
Để dễ hình dung thì các bạn có thể tưởng tượng một chiếc xe buýt quanh một khu phố, đón/trả người giữa 4 tòa nhà. Trong đó, xe buýt là một cái “strobe”, những tòa nhà là các thành phần, còn trạm dừng xe buýt là các “ring-stop”. Mỗi thành phần đều có “ring-stop” của riêng nó. Để vô hiệu hóa 1 thành phần nào đó thì nhà thiết kế chỉ việc vô hiệu hóa các “ring-stop”, khiến nó không thể truy cập được. Ring Bus 2 chiều sẽ có 2 “chiếc xe” chạy ngược chiều nhau xung quanh khu phố. Hạn chế của Ring Bus là nó không thể mở rộng quá nhiều vì độ trễ (latency) sẽ tăng do có quá nhiều “ring-stop”.
Một điều cần lưu ý là không phải lúc nào AMD cũng dùng Ring Bus với CCD. Những con chiplet “Zen 2” với CCX (CPU complex) 4 nhân dùng “full interconnectivity” để kết nối giữa 4 thành phần (4 nhân CPU cùng với bộ nhớ đệm L3). Sau này, CCX 8 nhân với Ring Bus 2 chiều mang lại nhiều lợi ích hơn, cho nên AMD đã dùng nó cho “Zen 3”.
Hồi đầu những năm 2010, Intel nhận ra họ không thể tăng số nhân CPU lên quá nhiều nếu dùng Ring Bus, thế nên đội xanh đành phải tạo ra bước đột phá với Mesh Topology. Mesh là một ringbus cao cấp hơn với nhiều điểm kết nối giữa các thành phần. Giải pháp của AMD đối với những vi xử lý nhiều nhân như con chip EPYC 64 nhân là dùng các CCD chứa 8 nhân (mỗi cái sẽ có Ring Bus 2 chiều bên trong) được kết nối tại sIOD.
Trong tương lai, AMD có thể phải gác lại Ring Bus qua 1 bên để tăng số nhân CPU trong mỗi CCD, và nguyên nhân cũng giống như Intel bên trên. CCD sau này có thể được thiết kế theo kiểu 3 die xếp chồng lên nhau: die trên cùng có thể là bộ nhớ đệm, die ở giữa là nhân CPU, và die dưới cùng là Mesh Interconnect.
Tóm tắt ý chính:
- CCD (compute complex die) của AMD “Zen 3” có thể bị hạn chế số nhân do cách mà các thành phần trên die liên kết với nhau
- Cụ thể hơn, CCD “Zen 3” dùng Ring Bus 2 chiều để kết nối 8 nhân CPU với bộ nhớ đệm L3 và các thành phần quan trọng khác trên CCD
- Hạn chế của Ring Bus là tính mở rộng của nó không cao do độ trễ sẽ tăng
- CCD sau này có thể được thiết kế theo kiểu 3 die xếp chồng lên nhau
- Trong đó, die trên cùng có thể là bộ nhớ đệm, die ở giữa là nhân CPU, và die dưới cùng là Mesh Interconnect
Mời các bạn tham khảo thêm một số thông tin liên quan tại GVN 360 như:
- AMD đăng ký bản quyền công nghệ “dịch chuyển lượng tử tức thời”
- Chip AMD EPYC sẽ được trang bị cho siêu máy tính Polaris của Bộ Năng lượng Hoa Kỳ để tối ưu trí thông minh nhân tạo
- Xuất hiện CPU AMD Ryzen 5900HS Creator Edition với xung nhịp tăng đến 400 MHz dành cho laptop
Nguồn: TechPowerUp
Mời các bạn theo dõi fanpage của chúng mình theo đường link dưới đây để cập nhật những tin tức về game, công nghệ và nhiều thông tin thú vị khác nữa nhé!
