Mới đây, trang báo điện tử AdoredTV vừa nhận được một luồng thông tin rò rỉ lớn về kiến trúc Zen 3 sắp ra mắt của AMD, dự kiến ​​sẽ đến vào cuối năm nay hoặc có lẽ vào đầu năm 2021 nếu mọi thứ trở nên tồi tệ hơn. Hầu hết luồng thông tin này là xác nhận lại những điều mà người ta suy đoán trước đó, tuy nhiên cũng có một số điểm mới khá thú vị.

Đầu tiên, hãy xác nhận lại những thông tin về Zen 3 trước đó. Kiến trúc Zen 3 (cụ thể hơn là trên các CPU Milan dành cho máy chủ) trước đây đã được dự đoán có thể hỗ trợ SMT4. Tuy nhiên theo một bài thuyết trình của AMD bị rò rỉ ra ngoài thì các CPU Milan vẫn sẽ chỉ hỗ trợ SMT2 mà thôi. Bài thuyết trình trên cũng tiết lộ các CCX sẽ có 8 nhân, việc tăng cường xung nhịp và giảm điện năng tiêu thụ sẽ được thực hiện bởi các tính năng mới. Mấy cái này thì không có gì mới, tất nhiên rồi, tiếp theo mới là mới này.

Điều đáng ngạc nhiên là luồng thông tin mới nhận của AdoredTV lại mâu thuẫn với thông tin rò rỉ trước đó. Nhiều nguồn thông tin trước đó đã cho rằng Zen 3 sẽ có mức IPC tăng tiến cao hơn thế hệ trước là Zen 2 (dựa trên những gì AMD đã nói) và sẽ có bộ nhớ cache L3 lớn hơn cho mỗi cụm tính toán (compute die) dựa trên bài thuyết trình rò rỉ nói trên. Một số nguồn tin của AdoredTV cho rằng mức tăng tiến IPC có thể lên đến 20%. Tuy nhiên theo nguồn tin rò rỉ thì mức IPC tăng tiến đơn luồng của Zen 3 trên thực tế chỉ có 10 đến 15% mà thôi, tức là chỉ ngang bằng với Zen 2. Tuy nhiên IPC đa luồng thì có thể sẽ có cải thiện đáng kể khi Zen 3 hưởng lợi từ cấu trúc CCX cải tiến.

Ngoài ra Zen 3 cũng sẽ tăng gấp đôi bộ nhớ cache L3 trên mỗi CCX, tuy nhiên do hiện tại chỉ có 1 CCX trên một compute die nên kích thước bộ nhớ cache L3 trên mỗi compute die vẫn sẽ giữ nguyên ở mức 32MB. Không có 48 hay 64MB với Zen 3, điều này sẽ gây thất vọng đối với một số người. Độ trễ L3 đã tăng nhẹ, có thể là do thiết kế lại CCX nhưng điều này sẽ được bù đắp khi các nhân giờ đây có quyền truy cập như nhau vào tất cả các bộ nhớ cache L3 trên cùng một đế bán dẫn (die). Loại bỏ độ trễ đột biến khi lấy dữ liệu từ một CCX khác. Điều này sẽ giúp hiệu năng ổn định hơn. Đây cũng là vấn đề mà Zen 2 đã cố khắc phục nhưng chưa thể làm được hoàn toàn.

Chip Milan A0 hiện tại vẫn đang còn trong giai đoạn thử nghiệm, phiên bản B0 sẽ được ra mắt vào khoảng tháng 9. Hiện tại thì SMT vẫn chưa hoạt động trên các mẫu A0 cho thấy chip Milan vẫn còn trong giai đoạn trứng nước. Vì thế mà có thể chip Milan sẽ ra mắt rất muộn vào cuối năm 2020 hoặc có thể đến quý 1 năm 2021.

Cuối cùng, chúng ta cũng có thêm một số thông tin rò rỉ về Zen 4, chủ yếu chỉ là xác nhận các suy đoán logic trước đó. Zen 4 sẽ có nhiều nhân hơn, socket mới, hỗ trợ 1 MB L2, AVX 512 và IPC được cải thiện trên tiến trình 5nm.

Nguồn: Wccftech